

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2014-21774
(P2014-21774A)

(43) 公開日 平成26年2月3日(2014. 2. 3)

| (51) Int.Cl. | | | F I | テーマコード (参考) | | |
|--------------|-------|-----------|------|-------------|------|-------|
| G06F | 9/52 | (2006.01) | G06F | 9/46 | 475A | 5B005 |
| G06F | 9/50 | (2006.01) | G06F | 9/46 | 462B | 5B033 |
| G06F | 9/30 | (2006.01) | G06F | 9/30 | 350A | |
| G06F | 12/08 | (2006.01) | G06F | 12/08 | 523B | |

審査請求 未請求 請求項の数 6 O L (全 15 頁)

(21) 出願番号 特願2012-160696 (P2012-160696)
(22) 出願日 平成24年7月19日 (2012. 7. 19)

(71) 出願人 000005223
富士通株式会社
神奈川県川崎市中原区上小田中4丁目1番1号
(74) 代理人 100107766
弁理士 伊東 忠重
(74) 代理人 100070150
弁理士 伊東 忠彦
(74) 代理人 100146776
弁理士 山口 昭則
(72) 発明者 近藤 祐史
神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内
Fターム(参考) 5B005 KK13 MM01 TT02 UU42
5B033 BE00


(54) 【発明の名称】 演算処理装置及び演算処理方法

(57) 【要約】

【課題】 演算処理部間の進捗のばらつきを低減する機構を備えた演算処理装置を提供する。

【解決手段】 演算処理装置は、演算処理を行う複数の演算処理部と、複数の演算処理部のそれぞれに対応して設けられた複数のレジスタとを含み、複数の演算処理部の各々について、演算処理部のプログラム実行箇所がプログラム中の所定位置に到達すると複数のレジスタのうちに対応するレジスタのレジスタ値が変化され、複数のレジスタのレジスタ値に応じて複数の演算処理部の優先度が変化されることを特徴とする。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

演算処理を行う複数の演算処理部と、
前記複数の演算処理部のそれぞれに対応して設けられた複数のレジスタと、
を含み、前記複数の演算処理部の各々について、演算処理部のプログラム実行箇所がプログラム中の所定位置に到達すると前記複数のレジスタのうちの対応するレジスタのレジスタ値が変化され、前記複数のレジスタのレジスタ値に応じて前記複数の演算処理部の優先度が変化されることを特徴とする演算処理装置。

【請求項 2】

前記複数の演算処理部の各々について、プログラム中の前記所定位置に挿入された所定のコマンドが実行されると、前記複数のレジスタのうちの対応するレジスタのレジスタ値が変化されることを特徴とする請求項 1 記載の演算処理装置。

10

【請求項 3】

前記複数の演算処理部のうちの一の演算処理部のプログラム実行箇所がプログラム中の前記所定位置に到達すると、前記一の演算処理部が最も遅い演算処理部でない場合に前記複数のレジスタのうちの前記一の演算処理部に対応するレジスタのレジスタ値を所定値増加させ、前記一の演算処理部が最も遅い演算処理部である場合に前記複数のレジスタのうちの前記一の演算処理部以外の演算処理部に対応するレジスタのレジスタ値を前記所定値減少させることを特徴とする請求項 1 又は 2 記載の演算処理装置。

【請求項 4】

前記複数の演算処理部は共有リソースを共有し、前記優先度が第 1 の値である演算処理部は、前記優先度が前記第 1 の値より低い第 2 の値である演算処理部よりも、優先的に前記共有リソースが割り当てられることを特徴とする請求項 1 乃至 3 何れか一項記載の演算処理装置。

20

【請求項 5】

前記共有リソースは、キャッシュ、共有バス、及び共有電源電力の少なくとも 1 つであることを特徴とする請求項 1 乃至 4 何れか一項記載の演算処理装置。

【請求項 6】

複数の演算処理部により演算処理を実行し、
前記複数の演算処理部の各々について、演算処理部のプログラム実行箇所がプログラム中の所定位置に到達すると、前記複数の演算処理部のそれぞれに対応して設けられた複数のレジスタのうちの対応するレジスタのレジスタ値を変化させ、
前記複数のレジスタのレジスタ値に応じて前記複数の演算処理部の優先度を変化させる各段階を含む演算処理方法。

30

【発明の詳細な説明】

【技術分野】

【0001】

本願開示は、演算処理装置及び演算処理方法に関する。

【背景技術】

【0002】

チップマルチプロセッサのコア数は年々増加しており、プロセッサ内にコアが複数存在するメニーコアプロセッサが開発されている。メニーコアプロセッサでは、ソフトウェア的に各コアを平等に扱ったとしても、各コアからの共有資源へのアクセス時間の不平等性や、アクセス競合、他のジッタ等によって、各コアのジョブの進捗に無視できないばらつきが生じる場合がある。

40

【0003】

複数のコア間の同期をとるためには、例えばバリア同期が用いられる。プログラム中に挿入したバリア同期命令にプログラム実行位置が到達すると、コアはプログラム実行を停止し、他の全てのコアのプログラム実行位置が対応バリア同期命令に到達する迄、停止状態で待つ。これにより、バリア同期命令の位置において全てのコアの間で同期が確立され

50

る。このようなバリア同期等の同期を確立する時間やプログラム計算の完了の時間は、最後のコアがバリアポイントに到達した時間や最後のコアが計算を完了した時間となる。そのため、コアによるプログラム実行の進捗のばらつきは、計算に必要な時間の増大や、並列化効率の低下を引き起こす。このような進捗のばらつきによる時間の増大や並列化効率の低下は、コア数が増大すると共に大きくなると考えられる。

【0004】

ハードウェアに起因する進捗のばらつきは、実行タイミング等の再現不可能な要素によって影響を受ける。そのため、アプリケーション作成者が、ハードウェアに起因する進捗のばらつきを予め考慮してプログラミングをすることは難しい。従って、コア間の進捗のばらつきを低減するためには、実際の進捗の状況に応じて進捗速度を調整するハードウェア的な機構を用いることが望ましい。また、コア間でソフトウェアでは回避出来ない作業負荷差が生じた際に、同期に与える影響を小さくするためにも、ハードウェア的な機構を用いてコア間の進捗のばらつきを低減することが望ましい。

10

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開2007-108944号公報

【特許文献1】特開2001-134466号公報

【発明の概要】

【発明が解決しようとする課題】

20

【0006】

以上を鑑みると、演算処理部間の進捗のばらつきを低減する機構を備えた演算処理装置が望まれる。

【課題を解決するための手段】

【0007】

演算処理装置は、演算処理を行う複数の演算処理部と、前記複数の演算処理部のそれぞれに対応して設けられた複数のレジスタとを含み、前記複数の演算処理部の各々について、演算処理部のプログラム実行箇所がプログラム中の所定位置に到達すると前記複数のレジスタのうちの対応するレジスタのレジスタ値が変化され、前記複数のレジスタのレジスタ値に応じて前記複数の演算処理部の優先度が変化されることを特徴とする。

30

【発明の効果】

【0008】

少なくとも1つの実施例によれば、演算処理部間の進捗のばらつきを低減する機構を備えた演算処理装置が提供される。

【図面の簡単な説明】

【0009】

【図1】演算処理装置の実施例の構成の一例を示す図である。

【図2】進捗管理レジスタのレジスタ値に応じた優先度設定により進捗のばらつきが低減される様子を模式的に示す図である。

【図3】コアが実行するプログラムの一例を示す図である。

40

【図4】図1の演算処理装置の動作の一例を示すフローチャートである。

【図5】最速のコアが最初の管理ポイントに到達した状態の一例を示す図である。

【図6】2番目に早いコアが最初の管理ポイントに到達した状態の一例を示す図である。

【図7】最も遅いコアが最初の管理ポイントに到達した状態の一例を示す図である。

【図8】進捗管理レジスタのレジスタ値が変化する様子の一例を示す図である。

【図9】共有バス調停ユニットにおける共有リソースの割り当て機構の一例を示す図である。

【図10】優先化装置の構成の一例を示す図である。

【図11】優先度に応じたキャッシュのウェイの割り当ての一例を示す図である。

【図12】優先度に応じたキャッシュのウェイの割り当ての一例を示す図である。

50

【図 1 3】優先度に応じたキャッシュのウェイの割り当ての一例を示す図である。

【図 1 4】優先度に応じたキャッシュのウェイの割り当ての一例を示す図である。

【発明を実施するための形態】

【0010】

以下に、本発明の実施例を添付の図面を用いて詳細に説明する。

【0011】

図 1 は、演算処理装置の実施例の構成の一例を示す図である。演算処理装置は、演算処理部としてのコア 10 乃至 13、進捗管理ユニット 14、及び共有リソース 15 を含む。進捗管理ユニット 14 は、進捗管理レジスタ 20 乃至 23、加減算器 24 乃至 27、及び進捗管理部 28 を含む。共有リソース 15 は、共有キャッシュ 30、共有バス調停ユニット 31、及び電源 & クロック制御ユニット 32 を含む。なお図 1 において、各ボックスで示される各機能ブロックと他の機能ブロックとの境界は、基本的には機能的な境界を示すものであり、物理的な位置の分離、電気的な信号の分離、制御論理的な分離等に対応するとは限らない。各機能ブロックは、他のブロックと物理的にある程度分離された 1 つのハードウェアモジュールであってもよいし、或いは他のブロックと物理的に一体となったハードウェアモジュール中の 1 つの機能を示したものであってもよい。

10

【0012】

複数のコア 10 乃至 13 は、それぞれが演算処理を行う。進捗管理レジスタ 20 乃至 23 は、複数のコア 10 乃至 13 のそれぞれに対応して設けられている。図 1 の演算処理装置では、複数のコア 10 乃至 13 の各々について、コアのプログラム実行箇所がプログラム中の所定位置に到達すると、複数の進捗管理レジスタ 20 乃至 23 のうちの対応するレジスタのレジスタ値を変化させる。例えばコア 10 のプログラム実行箇所がプログラム中の所定位置に到達すると、それに応答して、コア 10 に対応する進捗管理レジスタ 20 に格納されるレジスタ値を例えば 1 増加させる。具体的には、例えば進捗管理部 28 が、コア 10 乃至 13 からの所定位置到達の報告に応答して、加減算器 24 乃至 27 を用いて進捗管理レジスタ 20 乃至 23 の現在のレジスタ値を + 1 し、進捗管理レジスタ 20 乃至 23 に増加後の値を格納すればよい。

20

【0013】

上記のようにすれば、進捗管理レジスタ 20 乃至 23 に格納されるレジスタ値は、コア 10 乃至 13 のプログラム実行箇所がプログラム中の所定位置に到達したか否かを示すことになる。またプログラム中に複数の所定位置が規定されている場合或いはプログラム実行箇所が同一の所定位置を複数回通過する場合等には、進捗管理レジスタ 20 乃至 23 に格納されるレジスタ値は、プログラム実行箇所が幾つ目の所定位置に到達したかを示すことになる。従って、進捗管理レジスタ 20 乃至 23 に格納されるレジスタ値に基づいて、コア 10 乃至 13 のプログラム実行の進捗状況を判断することができる。

30

【0014】

進捗管理部 28 は、進捗管理レジスタ 20 乃至 23 に格納されるレジスタ値に応じて、即ちコア 10 乃至 13 のプログラム実行の進捗状況に応じて、複数のコア 10 乃至 13 の優先度を変化させる。優先度を変化させる方法については後述する。複数のコア 10 乃至 13 の優先度を変化させることにより、プログラム実行の進捗が遅いコアについては、優先度を相対的に高く設定してよい。またプログラム実行の進捗が早いコアについては、優先度を相対的に低く設定してよい。複数のコア 10 乃至 13 は、共有リソース 15 を共有する。例えば優先度が第 1 の値であるコアは、優先度が第 1 の値より低い第 2 の値であるコアよりも、優先的に共有リソース 15 が割り当てられてよい。なおこの場合、割り当ての直接の対象となる共有リソースとしては、共有キャッシュ 30 のキャッシュメモリ、共有バス調停ユニット 31 の管理するバス、電源 & クロック制御ユニット 32 の管理する共有電源等が含まれる。

40

【0015】

図 2 は、進捗管理レジスタのレジスタ値に応じた優先度設定により進捗のばらつきが低減される様子を模式的に示す図である。図 2 は、複数のコア 10 乃至 13 のそれぞれがプ

50

プログラム実行することにより、プログラム実行箇所が進行していく様子を示している。バリア同期位置 4 1 は、各プログラム中に挿入されているバリア同期命令の位置であり、この位置からコア 1 0 乃至 1 3 のプログラム実行が同時に開始（再開）される。バリア同期位置 4 2 は、各プログラム中に挿入されている次のバリア同期命令の位置であり、この位置においてコア 1 0 乃至 1 3 間の次の同期が確立される。プログラム中の所定位置 4 3 は、この位置にプログラム実行箇所が到達すると、進捗管理レジスタ 2 0 乃至 2 3 のレジスタ値が変化するような位置である。プログラム中の所定位置 4 3 は、例えば、コア 1 0 乃至 1 3 がそれぞれ実行するプログラム中に挿入された特定の命令の位置であってよい。この特定の命令は、バリア同期位置 4 1 とバリア同期位置 4 2 との間の適当な位置に設けられている。複数のコア 1 0 乃至 1 3 がそれぞれ実行する複数のプログラムの内容が互いに実質的に同一又は対応していれば、この特定の命令は、各プログラム中の実質的に同一又は対応する位置に設けられてよい。複数のプログラムの内容が互いに異なれば、この特定の命令は、各プログラム中においてバリア同期位置 4 1 とバリア同期位置 4 2 との間でプログラム進捗量が同等である位置に設けられてよい。

10

【 0 0 1 6 】

図 2 の例では、コア 1 3 が矢印 4 5 で示されるように最初にプログラム中の所定位置 4 3 に到達する。この時点での最速のコア 1 3 と最も遅いコア 1 3 とのプログラム実行の進捗度合いの差は、矢印 4 6 の長さに相当する量である。コア 1 3 のプログラム実行箇所がプログラム中の所定位置 4 3 に到達した時点で、コア 1 3 に対応する進捗管理レジスタ 2 3 のレジスタ値が例えば 1 増加される。なお複数の進捗管理レジスタ 2 0 乃至 2 3 のレジスタ値は、初期状態で全て 0 であってよい。進捗管理レジスタ 2 3 のレジスタ値が残りの進捗管理レジスタ 2 0 乃至 2 2 のレジスタ値よりも大きくなると、進捗管理部 2 8 は、コア 1 3 のプログラム実行が他のコアのプログラム実行よりも進捗していると判断し、コア 1 3 の優先度を下げようとする。具体的には、進捗管理部 2 8 からの通知（例えば各コアの優先度を示す優先度情報の通知）に基づいて、共有リソース 1 5 のリソース制御部が、コア 1 3 よりも他のコア 1 0 乃至 1 2 を優先的に取り扱う。ここで共有リソース 1 5 のリソース制御部とは、例えば共有キャッシュ 3 0 のキャッシュ制御部、共有バス調停ユニット 3 1、電源 & クロック制御ユニット 3 2 等であってよい。

20

【 0 0 1 7 】

上記のようにして、コア 1 3 の優先度が下がることにより、コア 1 3 のプログラム進行が遅くなる。その結果、コア 1 3 のプログラム実行箇所がバリア同期位置 4 2 に到達したときには、最速のコア 1 3 と最も遅いコア 1 0 とのプログラム実行の進捗度合いの差は、矢印 4 7 の長さに相当する量となる。この量は、矢印 4 6 が示す優先度調整の無い状態での最速のコア 1 3 と最も遅いコア 1 0 とのプログラム実行の進捗度合いの差を考慮すると、十分に小さな量となっている。なお、仮に優先度調整が全く行われなかったとすると、コア 1 3 のプログラム実行箇所がバリア同期位置 4 2 に到達したときには、矢印 4 6 の長さの 2 倍の長さに相当する進捗度合いの差が、最速のコア 1 3 と最も遅いコア 1 0 との間に発生していたことになる。

30

【 0 0 1 8 】

図 3 は、コア 1 0 乃至 1 3 が実行するプログラムの一例を示す図である。この例では、コア 1 0 乃至 1 3 の各々が、図 3 に示される同一の内容のプログラムを実行する。このプログラムをコア 1 0 乃至 1 3 のそれぞれが実行することにより、コア 1 0 乃至 1 3 がそれぞれの配列 b の値の和 a を求め、最後のコマンド "all reduce-sum" により、各コアが求めた和 a の総和を求める。プログラム中の命令 5 1 は、最初のバリア同期命令である。バリア同期命令 5 1 の位置は、図 2 に対応させると、バリア同期位置 4 1 に相当する。プログラム中の命令 5 2 は、2 番目のバリア同期命令である。バリア同期命令 5 2 の位置は、図 2 に対応させると、バリア同期位置 4 2 に相当する。命令 5 3 は、進捗管理ユニット 1 4 に対して、プログラム実行箇所が所定位置に到達したことを報告する進捗状況報告命令である。進捗状況報告命令 5 3 の位置は、図 2 に対応させると、プログラム中の所定位置 4 3 に相当する。

40

50

【 0 0 1 9 】

進捗状況報告命令53のパラメータmyrankは、当該プログラムを実行するコアの番号を示す。例えばコア10が実行するプログラムにおいて、パラメータmyrankは0に設定される。例えばコア11が実行するプログラムにおいて、パラメータmyrankは1に設定される。例えばコア12が実行するプログラムにおいて、パラメータmyrankは2に設定される。例えばコア13が実行するプログラムにおいて、パラメータmyrankは3に設定される。またパラメータngroupeは、当該プログラムを実行するコアが所属するグループを規定する。例えば、コア10乃至13を、コア10及びコア11が所属する第1のグループと、コア12及びコア13が所属する第2のグループとに分け、それぞれのグループにおいて独立に進捗のばらつきを調整してよい。即ち、第1のグループでは、コア10とコア11とのうち早い方のコアの進行速度を遅くするように優先度を調整し、第2のグループでは、コア12とコア13とのうち早い方のコアの進行速度を遅くするように優先度を調整してよい。また或いは、コア10乃至13の全てが同一のグループに属するようにパラメータngroupeを設定し、コア10乃至13間での相対的な進捗度合いに応じて、各コアの優先度を調整してよい。

10

【 0 0 2 0 】

あるコアにより進捗状況報告命令53が実行されると、パラメータmyrankとパラメータngroupeとが、当該コアから進捗管理部28に通知される。進捗管理部28は、この通知に回答して、パラメータmyrankが示す進捗管理レジスタのレジスタ値を変化させる(例えば1増加させる)。このようにして、複数のコア10乃至13の各々は、プログラム中の所定位置に挿入された所定のコマンドを実行すると、進捗管理レジスタ20乃至23のうち対応するレジスタのレジスタ値を変化させる。進捗管理部28は、進捗管理レジスタ20乃至23のレジスタ値に基づいてコア10乃至13の優先度を変化させる際に、パラメータngroupeが示すグループ分けに応じて優先度を変化させてよい。

20

【 0 0 2 1 】

図4は、図1の演算処理装置の動作の一例を示すフローチャートである。ステップS1において、あるコアのプログラム実行箇所が管理ポイント(即ちプログラム中の所定位置)に到達する。これにより、管理ポイントに到達した旨の報告が当該コアから進捗管理部28に送信される。

30

【 0 0 2 2 】

ステップS2において、進捗管理部28が、進捗管理レジスタ20乃至23を参照してレジスタ値をチェックする。ステップS3において、進捗管理部28は、今回管理ポイントに到達したコア以外のコアが対応する管理ポイントに既に到達しているか否かを判定する。即ち、今回管理ポイントに到達したコアが最も進捗の遅いコアであるか否かを判定する。今回管理ポイントに到達したコア以外のコアが対応する管理ポイントに既に到達していない場合、即ち、今回管理ポイントに到達したコアが最も進捗の遅いコアでない場合、ステップS4で、当該コアの進捗管理レジスタを1増加させる。それに続きステップS5で、進捗管理部28は、当該コアの共有リソース15へのアクセスの優先度を低下させるように、共有リソース15へ必要な通知(例えば各コアの優先度を示す優先度情報の送信)を行う。

40

【 0 0 2 3 】

図5は、最速のコアが最初の管理ポイントに到達した状態の一例を示す図である。図6は、2番目に早いコアが最初の管理ポイントに到達した状態の一例を示す図である。図7は、最も遅いコアが最初の管理ポイントに到達した状態の一例を示す図である。これらの例において、バリア同期位置41及びバリア同期位置42は、図2で説明したものと同様である。この例では、3つのプログラム中の所定位置として、3つの管理ポイント61乃至63が設定されている。コア13が第1の管理ポイント61に最初に到達し、コア11が第1の管理ポイント61に2番目に到達し、コア12が第1の管理ポイント61に最も遅く到達している。

50

【 0 0 2 4 】

図 5 に示す例の場合、第 1 の管理ポイント 6 1 に到達したコア 1 3 は最も進捗の遅いコアではないので、ステップ S 4 で当該コア 1 3 の進捗管理レジスタ 2 3 が 1 増加される。それに続きステップ S 5 で、当該コア 1 3 の共有リソース 1 5 へのアクセスの優先度を低下させるように、共有リソース 1 5 へ必要な通知が行われる。図 6 に示す例の場合も、第 1 の管理ポイント 6 1 に到達したコア 1 1 は最も進捗の遅いコアではないので、当該コア 1 1 の進捗管理レジスタ 2 1 が 1 増加され、当該コア 1 1 の共有リソース 1 5 へのアクセスの優先度が低下される。

【 0 0 2 5 】

図 4 を再び参照し、ステップ S 3 において、今回管理ポイントに到達したコア以外のコアが対応する管理ポイントに既に到達している場合、即ち、今回管理ポイントに到達したコアが最も進捗の遅いコアである場合、ステップ S 6 に進む。ステップ S 6 において、当該コア以外のコアの進捗管理レジスタを 1 減少させる。前述のように、あるコアのプログラム実行箇所がプログラム中の所定位置に到達すると、当該コアが最も遅いコアでない場合には、複数のレジスタのうちの当該コアに対応するレジスタのレジスタ値を所定値（この例では 1）増加させる。但しステップ S 3 に示すように、当該コアが最も遅いコアである場合には、複数のレジスタのうちの当該コア以外のコアに対応するレジスタのレジスタ値を所定値（この例では 1）減少させてよい。

10

【 0 0 2 6 】

なおこのステップにおける 1 減少させる処理は必ずしも必要ではないが、この処理によりある管理ポイントに全コアが到達した場合に進捗管理レジスタのレジスタ値を 1 減少させることで、最も遅いコアのレジスタ値を常に 0 の状態に保つことができる。従って、レジスタ間でのレジスタ値の比較をする必要なく、ある進捗管理レジスタのレジスタ値のみに基づいて、当該レジスタに対応するコアが相対的にどれだけ進捗しているのかを判断することができる。またこのようにすることで、今回管理ポイントに到達したコア以外のコアが対応する管理ポイントに既に到達しているか否かを判断するためには、他のコアの進捗管理レジスタの値が全て 1 以上であるか否かを判断すればよい。

20

【 0 0 2 7 】

図 7 の例の場合、第 1 の管理ポイント 6 1 に到達したコア 1 2 は最も進捗の遅いコアであるので、ステップ S 6 において、当該コア以外のコア 1 0 , 1 1 , 1 3 の進捗管理レジスタ 2 0 , 2 1 , 2 3 を 1 減少させる。これにより、最も進捗の遅いコア 1 2 に対応する進捗管理レジスタ 2 2 のレジスタ値は 0 のままとなる。

30

【 0 0 2 8 】

図 4 を再び参照し、ステップ S 7 において、進捗管理部 2 8 は、全てのコアの進捗管理レジスタの値が 0 であるか否かを判定する。全てのコアの進捗管理レジスタの値が 0 である場合、ステップ S 8 において、共有リソース 1 5 に対する全コアのアクセス優先度をリセットして、初期状態のアクセス優先度に戻す。即ち、最も遅いコアがある管理ポイントに到達した時点で、何れのコアもその次の管理ポイントには未だ到達していない場合、コア間の進捗状況の差は十分に小さいとの判断に基づいて、初期状態のアクセス優先度に戻す。アクセス優先度の初期状態は、例えば、全てのコアに対して同一の優先度が設定されている状態、或いは優先度の設定無しの状態等であってよい。

40

【 0 0 2 9 】

図 8 は、進捗管理レジスタのレジスタ値が変化の様子の一例を示す図である。最初に、コア 1 3 が管理ポイントに到達し、コア 1 3 に対応する進捗管理レジスタが 0 から 1 になる。次に、コア 1 2 が管理ポイントに到達し、コア 1 2 に対応する進捗管理レジスタが 0 から 1 になる。次に、コア 1 1 が管理ポイントに到達し、コア 1 1 に対応する進捗管理レジスタが 0 から 1 になる。次に、コア 1 0 が管理ポイントに到達すると、他の全てのコアが対応管理ポイントに到達しているので、コア 1 1 乃至 1 3 に対応する進捗管理レジスタが 1 減少して 1 から 0 になる。即ち、コア 1 0 乃至 1 3 に対応する進捗管理レジスタの値は全て 0 になる。

50

【 0 0 3 0 】

その後、コア 1 2、コア 1 1、コア 1 2、コア 1 0 がこの順番で管理ポイントに到達することにより、コア 1 0 乃至 1 3 に対応する進捗管理レジスタの値は 1, 1, 2, 0 となる。この時点で、コア 1 3 が管理ポイントに到達すると、他の全てのコアが対応管理ポイントに到達しているため、コア 1 0 乃至 1 2 に対応する進捗管理レジスタがそれぞれ 1 減少する。この結果、コア 1 0 乃至 1 3 に対応する進捗管理レジスタの値は 0, 0, 1, 0 となる。

【 0 0 3 1 】

以上のように変化する進捗管理レジスタ 2 0 乃至 2 3 のレジスタ値に基づいて、図 1 を参照して述べたように、進捗管理部 2 8 が、共有リソース 1 5 に対して優先度調整のための通知（例えば各コアの優先度を示す優先度情報の通知）を行う。この通知に基づいて、共有リソース 1 5 のリソース制御部が、共有リソースの割り当てを調整する。ここで共有リソース 1 5 のリソース制御部とは、例えば共有キャッシュ 3 0 のキャッシュ制御部、共有バス調停ユニット 3 1、電源 & クロック制御ユニット 3 2 等であってよい。

10

【 0 0 3 2 】

まず、電源 & クロック制御ユニット 3 2 による共有リソースの割り当てについて説明する。一般に、コアの消費電力と周波数とは密接な関係がある。コアの動作周波数を上げて処理速度を増加させるためには、電源電圧を上げることが好ましく、その結果、コアの消費電力は大きくなる。その際、放熱の問題、環境の問題、更にはコスト等の観点から、プロセッサが用いる電力に上限を設定することがある。このように使用電力に上限の設定がある場合、周波数や電力も各コアの共有資源と考えることができる。限られた電力の分配をコアの優先度に応じて調整することによって、進捗の遅いコアの周波数を相対的に高くし、進捗の早いコアの周波数を相対的に遅くすることが考えられる。

20

【 0 0 3 3 】

即ち、図 1 に示されるように、電源 & クロック制御ユニット 3 2 は、進捗管理部 2 8 から各コアの優先度を示す優先度情報を受け取る。電源 & クロック制御ユニット 3 2 は、優先度情報に基づいて、コア 1 0 乃至 1 3 に供給する電源電圧及びクロック周波数を変化させる。この際、進捗管理部 2 8 から、電源 & クロック制御ユニット 3 2 に対して、電源電圧及びクロック周波数の変化を要求するようにしてもよい。電源 & クロック制御ユニット 3 2 は、進捗が早いために優先度が低いコアに対しては、供給する電源電圧及びクロック周波数を低下させてよい。また同様に、電源 & クロック制御ユニット 3 2 は、進捗が遅いために優先度が高いコアに対して、供給する電源電圧及びクロック周波数を増加させてもよい。

30

【 0 0 3 4 】

図 9 は、共有バス調停ユニット 3 1 における共有リソースの割り当て機構の一例を示す図である。図 9 には、コア 1 0 乃至 1 3、進捗管理ユニット 1 4、優先化装置 7 1、LRU ユニット 7 2、AND 回路 7 3 乃至 7 6、OR 回路 7 7、及び 2 次キャッシュ 7 8 が示される。図 1 の共有バス調停ユニット 3 1 は、優先化装置 7 1 及び LRU ユニット 7 2 を含んでよく、AND 回路 7 3 乃至 7 6、OR 回路 7 7、及び 2 次キャッシュ 7 8 は、図 1 の共有キャッシュ 3 0 に含まれてよい。なお優先化装置 7 1 は、共有バス調停ユニット 3 1 側ではなく進捗管理ユニット 1 4 側に含まれてもよい。

40

【 0 0 3 5 】

1 次キャッシュはコア 1 0 乃至 1 3 の各々に内蔵されており、2 次キャッシュ 7 8 は、メモリ階層において、外部メモリ装置と 1 次キャッシュとの間に存在する。1 次キャッシュへのアクセスにおいてキャッシュミスが発生した場合、2 次キャッシュ 7 8 へのアクセスが実行される。LRU ユニット 7 2 は、複数のコア 1 0 乃至 1 3 のうちで最後に 2 次キャッシュ 7 8 にアクセスしてから最も時間の経過している LRU (Least Recently Used) コアが何れのコアであるのかを示す情報を保持している。LRU ユニット 7 2 は、コア 1 0 乃至 1 3 に対して特に優先度の設定が無い場合、他のコアに優先して LRU コアに 2 次キャッシュ 7 8 へのバス (OR 回路 7 7 の出力が接続される部分) へのアクセスを許可

50

する。具体的には、例えばコア 1 1 が L R U コアである場合、コア 1 1 がアクセス先のアドレスを出力し且つアクセス許可を要求するアクセスリクエスト信号をアサートすると、L R U ユニット 7 2 は、対応する A N D 回路 7 4 への信号を 1 に設定してアクセスを許可する。即ち、アクセス許可されたコア 1 1 の出力するアドレス信号が、A N D 回路 7 4 及び O R 回路 7 7 を介して 2 次キャッシュ 7 8 に供給される。コア 1 1 がアクセスリクエスト信号をアサートしている状態で、他のコアが 2 次キャッシュ 7 8 にアクセスしようとしても、L R U コアであるコア 1 1 が優先されるので、他のコアは 2 次キャッシュ 7 8 にアクセスすることはできない。即ち、L R U コアであるコア 1 1 以外のコア 1 0 , 1 2 , 1 3 からアクセスリクエスト信号を受け取っても、L R U ユニット 7 2 は、それぞれ対応する A N D 回路 7 3 , 7 5 , 7 6 への信号を 0 のまま保持する。

10

【 0 0 3 6 】

進捗管理ユニット 1 4 によりコア 1 0 乃至 1 3 に対して優先度設定がされている場合、優先化装置 7 1 により、L R U ユニット 7 2 によるアクセス許可動作を調整する。具体的には、優先化装置 7 1 は、コア 1 0 乃至 1 3 の優先度に関する優先度情報を進捗管理ユニット 1 4 から受け取り、当該優先度情報に基づいて、優先度の相対的に低いコアに対しては、L R U ユニット 7 2 へのアクセスリクエスト信号を遮断する。即ち、コア 1 0 乃至 1 3 からのアクセスリクエスト信号は、通常は優先化装置 7 1 を介して L R U ユニット 7 2 に供給されるが、優先度の相対的に低いコアからのアクセスリクエスト信号は、優先化装置 7 1 により遮断され、L R U ユニット 7 2 に供給されない。

【 0 0 3 7 】

20

図 1 0 は、優先化装置 7 1 の構成の一例を示す図である。優先化装置 7 1 は、A N D 回路 8 0 - 1 乃至 8 0 - 4、O R 回路 8 1 - 1 乃至 8 1 - 4、2 入力のうち一方が負論理入力である A N D 回路 8 2 - 1 乃至 8 2 - 4 及び 8 3 - 1 乃至 8 3 - 4、A N D 回路 8 4 - 1 乃至 8 4 - 4、及び O R 回路 8 5 - 1 乃至 8 5 - 4 を含む。進捗管理ユニット 1 4 は、進捗管理レジスタのレジスタ値が 0 である場合に 1 となり且つ当該レジスタ値が 0 以外の時に 0 となる優先度情報を、A N D 回路 8 0 - 1 乃至 8 0 - 4 の第 1 の入力に印加する。この優先度情報は更に、A N D 回路 8 3 - 1 乃至 8 3 - 4 及び A N D 回路 8 4 - 1 乃至 8 4 - 4 の第 1 の入力にも印加される。例えばコア 1 0 に対して優先度情報が 0 の場合、このコア 1 0 の進捗管理レジスタ 2 0 の値は 1 以上であり、コア 1 0 が相対的に進捗していること、即ちコア 1 0 の優先度は低いことを示す。また例えばコア 1 0 に対して優先度情報が 1 の場合、このコア 1 0 の進捗管理レジスタ 2 0 の値は 0 であり、コア 1 0 が相対的に遅れていること、即ちコア 1 0 の優先度は高いことを示す。

30

【 0 0 3 8 】

コア 1 0 乃至 1 3 は、アクセス要求時にアクセスリクエスト信号を 1 にアサートし、これらアクセスリクエスト信号は A N D 回路 8 0 - 1 乃至 8 0 - 4 の第 2 の入力に印加される。またこれらアクセスリクエスト信号は、A N D 回路 8 2 - 1 乃至 8 2 - 4 の第 1 の入力、及び A N D 回路 8 4 - 1 乃至 8 4 - 4 の第 2 の入力に印加される。A N D 回路 8 2 - 1 乃至 8 2 - 4 の出力が、A N D 回路 8 3 - 1 乃至 8 3 - 4 の第 2 の入力に印加される。また A N D 回路 8 2 - 1 乃至 8 2 - 4 の第 2 の入力には、O R 回路 8 1 - 1 乃至 8 1 - 4 の出力が印加される。

40

【 0 0 3 9 】

例えばコア 1 0 に対する優先度情報が印加される A N D 回路 8 3 - 4 及び 8 4 - 4 に着目した場合、コア 1 0 の優先度情報が 1 である（即ち優先度が高い）場合、コア 1 0 からのアクセスリクエスト信号は A N D 回路 8 4 - 4 側の経路を通る。即ち、コア 1 0 の優先度情報が 1 である（即ち優先度が高い）場合、コア 1 0 からのアクセスリクエスト信号は、A N D 回路 8 4 - 4 を通過し、O R 回路 8 5 - 4 を介して優先化装置 7 1 から出力される。出力された信号は、優先化装置 7 1 から L R U ユニット 7 2 に供給される。

【 0 0 4 0 】

またコア 1 0 の優先度情報が 0 である（即ち優先度が低い）場合、コア 1 0 からのアクセスリクエスト信号は A N D 回路 8 3 - 4 側の経路を通る。但し、A N D 回路 8 0 - 2 乃

50

至 80 - 4 及び OR 回路 81 - 4 による論理演算に相当する所定の条件が満たされた場合のみ、アクセスリクエスト信号は、AND 回路 82 - 4 及び AND 回路 83 - 4 を通過し、OR 回路 85 - 4 を介して優先化装置 71 から出力される。出力された信号は、優先化装置 71 から LRU ユニット 72 に供給される。

【0041】

AND 回路 80 - 1 乃至 80 - 4 はそれぞれ、対応するコア 10 乃至 13 がアクセスリクエスト信号をアサートし且つ対応優先度が高いときにのみ、その出力を 1 にする。OR 回路 81 - 4 は、AND 回路 80 - 2 乃至 80 - 4 の出力の OR 演算を行い、OR 演算結果を出力する。従って、OR 回路 81 - 4 の出力が 1 になるのは、コア 10 以外の少なくとも 1 つのコアで優先度の高いものがアクセスリクエスト信号をアサートした場合である。それ以外の場合、OR 回路 81 - 4 の出力は 0 になる。

10

【0042】

従ってコア 10 の優先度が低い場合、コア 10 以外の少なくとも 1 つのコアで優先度の高いものがアクセスリクエスト信号をアサートすれば、コア 10 のアクセスリクエスト信号は LRU ユニット 72 に供給されない。コア 10 の優先度が低い場合、コア 10 のアクセスリクエスト信号が LRU ユニット 72 に供給されるのは、コア 10 以外のコアで優先度の高いものがアクセスリクエスト信号をアサートしていないときのみである。

【0043】

図 11 乃至図 14 は、優先度に応じたキャッシュのウェイの割り当ての一例を示す図である。共有キャッシュ 30 は、進捗管理部 28 からの優先度情報に基づいて、ウェイの割り当てを制御してよい。複数のコア 10 乃至 13 は、それぞれが保有する専用の 1 次キャッシュとは別に、2 次キャッシュである共有キャッシュ 30 にアクセスできる。この際、共有キャッシュ 30 の共有リソースであるウェイの使用においては、コア 10 乃至 13 間での競合に起因してキャッシュミスが発生する場合がある。競合によるキャッシュミスは CPU 内のコア数が増えると増加する傾向にある。そこで、コア間の競合によるキャッシュミスの頻度を下げするために、コアに対して動的なキャッシュのウェイ分割をすることが考えられる。その際、ウェイ分割の仕方をコアの優先度に基づいて調整することで、進捗の遅いコアに対しては優先的にウェイを割り当てることが考えられる。

20

【0044】

図 1 に示す進捗管理ユニット 14 からの優先度情報に基づいて、共有キャッシュ 30 がキャッシュのウェイ分割を行う例について以下に説明する。以下の説明において、ウェイの数（即ち各インデックスに対応するタグの数）は 16 であるとする。

30

【0045】

図 11 乃至図 14 の例では、縦 16 行が 16 のウェイを示し、横 4 列がそれぞれ 4 つのインデックスに対応する。コア 10 乃至 13 の進捗状況が同一である場合、図 11 に示すように、各コアには 4 つずつウェイを占有させてよい。なお "0" はコア 10 に占有させるウェイ、"1" はコア 11 に占有させるウェイ、"2" はコア 12 に占有させるウェイ、"3" はコア 13 に占有させるウェイを示す。

【0046】

例えばコア 10 が進んでおり他のコア 11 乃至 13 が遅れている場合、共有キャッシュ 30 における動的なキャッシュのウェイ割り当てにより、コア 10 が 1 つのウェイを占有し、他のコア 11 乃至 13 が 5 つずつウェイを占有するようにしてよい。図 12 に、そのようにウェイを割り当てた例が示される。

40

【0047】

また例えばコア 10 及び 11 が進んでおり他のコア 12 及び 13 が遅れている場合、共有キャッシュ 30 における動的なキャッシュのウェイ割り当てにより、コア 10 及び 11 がそれぞれ 2 つのウェイを占有し、他のコア 12 及び 13 が 6 つずつウェイを占有するようにしてよい。図 13 に、そのようにウェイを割り当てた例が示される。

【0048】

また例えばコア 10 乃至 12 が進んでおり他のコア 13 が遅れている場合、共有キャッ

50

シュ30における動的なキャッシュのウェイ割り当てにより、コア10乃至12がそれぞれ3つのウェイを占有し、他のコア13が7つのウェイを占有するようにしてよい。図14に、そのようにウェイを割り当てた例が示される。

【0049】

上記のウェイの割り当て例はあくまで一例であり、限定を意図するものではない。上記以外の様々なウェイの割り当てが可能である。

【0050】

以上、演算処理装置を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

【0051】

例えば、進捗管理レジスタ20乃至23のレジスタ値の書き換えや優先度の調整は進捗管理部28により集中管理的に実行される例について説明したが、そのように集中管理的にではなく各コア10乃至13により分散的に実行されてもよい。例えば、各コア10乃至13が、所定の命令を実行することにより、対応する進捗管理レジスタ20乃至23のレジスタ値を直接に書き換えてよい。また各コア10乃至13が、進捗管理レジスタ20乃至23のレジスタ値を参照して、自らの優先度を下げないように、各共有リソースの制御部に働きかけてもよい。

10

【0052】

また同期ポイントは、バリア同期によるものでなくとも、任意の方式で同期を確立するものであってよい。また同期ポイント間の進捗管理ポイント（進捗をチェックする所定位置）の数は、1つであっても複数であってもよい。また同期ポイントが設けられることなく、プログラム動作開始から終了までの間に1つ又は複数の管理ポイントが設けられていてもよい。

20


【符号の説明】

【0053】

10, 11, 12, 13 コア
 14 進捗管理ユニット
 15 共有リソース
 20, 21, 22, 23 進捗管理レジスタ
 24, 25, 26, 27 加減算器
 28 進捗管理部
 30 共有キャッシュ
 31 共有バス調停ユニット
 32 電源&クロック制御ユニット


30

【 図 1 】



【 図 2 】

進捗管理レジスタのレジスタ値に応じた優先度設定により進捗のばらつきが低減される様子を模式的に示す図



【 図 3 】

コアが実行するプログラムの一例を示す図


```

51
-barrier-
a=0d0
do k=1, nkpe
do j=1, ny
do i=1, nx
a=a+b(i, j, k)
end do
end do
!report-progress(myrank, ngroupe)
end do
52
-barrier-
allreduce-sum(a, myrank, ngroupe)
53

```


【 図 4 】

図1の演算処理装置の動作の一例を示すフローチャート




【 図 5 】

最速のコアが最初の管理ポイントに到達した状態の一例を示す図




【 図 6 】

2番目に早いコアが最初の管理ポイントに到達した状態の一例を示す図



【 図 7 】

最も遅いコアが最初の管理ポイントに到達した状態の一例を示す図




【 図 8 】

進捗管理レジスタのレジスタ値が変化する様子の一例を示す図

| 進捗管理レジスタ | | | | event |
|----------|------|------|------|---------------|
| コア10 | コア11 | コア12 | コア13 | |
| 0 | 0 | 0 | 0 | job start |
| 0 | 0 | 0 | 1 | コア13 管理ポイント到達 |
| 0 | 0 | 1 | 1 | コア12 管理ポイント到達 |
| 0 | 1 | 1 | 1 | コア11 管理ポイント到達 |
| 0 | 0 | 0 | 0 | コア10 管理ポイント到達 |
| 0 | 0 | 1 | 0 | コア12 管理ポイント到達 |
| 0 | 1 | 1 | 0 | コア11 管理ポイント到達 |
| 0 | 1 | 2 | 0 | コア12 管理ポイント到達 |
| 1 | 1 | 2 | 0 | コア10 管理ポイント到達 |
| 0 | 0 | 1 | 0 | コア13 管理ポイント到達 |
| 0 | 0 | 1 | 1 | コア13 管理ポイント到達 |
| 1 | 0 | 1 | 1 | コア10 管理ポイント到達 |
| 0 | 0 | 0 | 0 | コア11 管理ポイント到達 |


【 図 9 】

共有バス調停ユニットにおける共有リソースの割り当て機構の一例を示す図



【 図 10 】

優先化装置の構成の一例を示す図



【 図 11 】

優先度に応じたキャッシュのウェイの割り当ての一例を示す図

| | | | |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 2 | 2 | 2 | 2 |
| 2 | 2 | 2 | 2 |
| 2 | 2 | 2 | 2 |
| 2 | 2 | 2 | 2 |
| 3 | 3 | 3 | 3 |
| 3 | 3 | 3 | 3 |
| 3 | 3 | 3 | 3 |
| 3 | 3 | 3 | 3 |

【 図 12 】

優先度に応じたキャッシュのウェイの割り当ての一例を示す図

| | | | |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 2 | 2 | 2 | 2 |
| 2 | 2 | 2 | 2 |
| 2 | 2 | 2 | 2 |
| 2 | 2 | 2 | 2 |
| 2 | 2 | 2 | 2 |
| 3 | 3 | 3 | 3 |
| 3 | 3 | 3 | 3 |
| 3 | 3 | 3 | 3 |
| 3 | 3 | 3 | 3 |

